Основы ускорения FPGA в облаке с SDAccel

По мере роста потребностей в данных традиционные процессоры не в состоянии справиться с ними, что приводит к переходу на высокопроизводительные реконфигурируемые вычисления. Ускорение FPGA в облаке обеспечивает идеальный баланс гибкости программного обеспечения и скорости аппаратного уровня для современных рабочих нагрузок. Этот курс поможет вам разобраться в основных концепциях и парадигмах разработки облачных приложений с ускорением FPGA. Вы пройдете путь от понимания основных принципов совместной разработки аппаратного и программного обеспечения до структурирования высокопроизводительных ускорителей ядра с использованием среды SDAccel. Что вы узнаете: - Понять основы реконфигурируемых вычислений, архитектуры FPGA и компромиссы между ЦП, ГП и ASIC. - Объяснить процесс разработки SDAccel, включая выполнение кода на хосте и модели выполнения аппаратного ядра. - Применять принципы проектирования высокоуровневого синтеза (HLS) для написания оптимизированных ядер C / C ++ и OpenCL для аппаратного ускорения. - Анализ архитектуры памяти, глобальная оптимизация пропускной способности памяти и стратегии передачи данных между хостом и FPGA. - Изучите современные модели развертывания облака для FPGA, включая виртуализированные экземпляры ускорения и управление временем выполнения. Вы начнете с изучения ключевой терминологии, основных концепций оборудования и архитектуры реконфигурируемых устройств. Затем письменные модули проведут вас через структурный дизайн ускорителей ядер, методы оптимизации и рабочие процессы интеграции в облако. Этот курс предназначен для разработчиков программного обеспечения, системных архитекторов и технических энтузиастов, которые хотят войти в мир аппаратного ускорения. Не требуется предыдущий опыт проектирования FPGA или языка описания оборудования (HDL). Начните читать сегодня, чтобы раскрыть мощь облачных вычислений с аппаратным ускорением.